カリキュラムモデル
分類番号 E214-031-3
| 訓練分野 | 電気・電子系（E） |
|---|---|
| 訓練コース | ＨＤＬによる回路設計手法実践編 |
| 訓練対象者 | ＦＰＧＡまたはＡＳＩＣの開発に従事し、今後職場のリーダーの役割を担う者 |
| 訓練目標 | ＨＤＬを使用した電子回路設計の流れを理解し実践的な回路を設計できる技能・技術及び関連知識を実践的に習得する。これにより、製品の改善や業務の効率化に関する職務の遂行ができる。 |
| 教科の細目 | 内容 | 訓練時間（H） |
|---|---|---|
| 1. トップダウン設計の概要 | （１）トップダウン設計概要 （２）トップダウン設計に必要なツール紹介 （３）ＨＤＬ概要 （４）簡単な記述例 |
1 |
| ２．設計フローとシュミュレーション | （１）ビヘイビア記述 （２）ＲＴＬ記述 （３）ＲＴＬ記述のシミュレーション （４）論理合成 （５）ゲートレベルのシミュレーション （６）シミュレーション結果の比較 （７）バックアノテーション |
5 |
| ３．回路設計実習 | （１）現場に即した実習課題の設定 （例）シーケンサ回路、周波数カウンタ等 （２）回路検証手法と問題解決 （３）動作確認とデバック （４）各自の設計した回路の問題解決 |
11 |
| ４．確認・評価 | （１）実習の全体的な講評および確認・評価 | 1 |
| 訓練時間合計 | 18 |
| 使用器具等 | 評価ボード 論理シミュレータ、論理合成ツール、配置配線ツール |
|---|