カリキュラムモデル
分類番号 E214-029-3
| 訓練分野 | 電気・電子系（E） |
|---|---|
| 訓練コース | ＥＳＤＡツールによるトップダウン設計 |
| 訓練対象者 | ＡＳＩＣ（ＦＰＧＡ／ＣＰＬＤ）の開発及びトップダウン設計に従事し、今後職場のリーダーの役割を担う者 |
| 訓練目標 | ＶＨＤＬおよびトップダウン設計の考え方をＥＳＤＡツールを用いて理解し、実習を通して仕様書からのブレイクダウンを行い、設計の手法を実践的に習得することにより、業務を効率的かつ効果的に推進する職務を遂行できる。 |
| 教科の細目 | 内容 | 訓練時間（H） |
|---|---|---|
| １．トップダウン設計 | （１）ディジタル回路設計の現状 （２）トップダウン設計フローの概要 |
1 |
| ２．ＨＤＬ設計 | （１）概要と基本操作法 （２）フローチャートによる設計手法 （３）状態遷移図による設計手法 （４）ＲＴＬシミュレーション （５）ゲートレベルシミュレーシヨン |
5 |
| ３．ターゲット設計 | （１）演習回路の仕様と概要 （２）仕様の階層化 （３）ＨＤＬ設計 （４）ＲＴＬシミュレーション （５）論理合成ツールへのインターフェース （６）ＰＬＤボード概要 （７）ゲートレベルシミュレーション及び期待値照合 （８）ＰＬＤボードでの動作確認 |
5 |
| ４．総合実習 | （１）現場に即した実習課題の設定 (例：周波数カウンタ等） （２）回路設計実習 （３）ＶＤＴ作業基準＊ＥＳＤＡツールとは、フローチャートや 状態遷移図等からＨＤＬ言語を生成するツールです。 |
12 |
| ５．確認・評価 | （１）実習の全体的な講評および確認・評価 | 1 |
| 訓練時間合計 | 24 |
| 使用器具等 | パソコン、ＥＳＤＡツール、論理合成ツール、ＰＬＤボード |
|---|