

ニューラルネットワークを用いた 可変論理回路のシナプス荷重

九州職業能力開発短期大学校附属 川内職業能力開発短期大学校電気電子システム系 寺 村 正 広

Synaptic Weights of Neural Network Logic Circuit with Variable Function

Masahiro TERAMURA

 要約 アナログ制御信号により、異なる論理で演算するニューラルネットワーク論理回路 を以前提案した。バックプロパゲーションアルゴリズムでシナプス荷重を計算し、
 実験をおこなった結果、可変論理回路として動作することを確認した。しかし、ハミング距離がn離れた2種類の論理を設定した場合、アナログ制御信号の変化にともなってハミン グ距離が1の論理が順に出力されるため、n-1種の設定以外の論理も出力されることが分かった。本論文ではこのような設定以外の論理による出力をなくし、アナログ信号に対する 論理演算の種類と範囲を任意に設定することを目的としたシナプス荷重計算法を提案する。
 また、回路実験により提案手法で計算したシナプス荷重の妥当性を確認する。バックプロパ ゲーションアルゴリズムによる荷重で生じる問題のいくつかを、提案手法では解決できることも示す。

まえがき

近年、神経系の基本的構成要素であるニューロンの 並列処理、学習、およびアナログ情報処理、等の優れ た点を利用したニューラルネットワーク(以下NN と略記する)が注目されている[1~4]。その一つ に学習や論理の変化など、従来の論理素子にない機能 を備えた論理演算NN回路が実現している[5~ 12] 論理演算可変の回路としては、ニューロ MOS トランジスタを利用したNN回路が報告されてお り、論理変数以外の4ビットディジタル信号に応じて 論理を変化させている[7~9]

筆者はニューロンのアナログ処理の特徴を利用した 図1のような構造の論理演算NN回路を以前提案し た[12]、隠れ層と出力層の2層構造であり、入力ラ インのX1、X2には論理変数のディジタル信号、X3 には論理を選択するアナログ信号を入力する。X0お よびHoはしきい値用信号である。論理演算結果は出 カ層からディジタル信号で出力される。誤差逆伝播 (以後 BP と略記する)アルゴリズム[1]によりシ ナプス荷重を計算し、回路実験で動作を確認した。こ の論理演算 NN 回路は、2入力の論理演算をアナログ 制御信号によって選択できる点、A - D コンバータな しにディジタル信号およびアナログ信号を処理できる 点に特徴がある。しかし、アナログ制御信号の変化に ともなってハミング距離が1の論理が順に出力される ため、設定以外の論理も出力された。

例として、ANDとXOR の2論理演算について述べ る。アナログ値0 0のときにAND、1 0のときに XOR を出力するよう設定し、BP アルゴリズムによる表1 のシナプス荷重を用いて回路実験をおこなった。結 果、表2に示す論理演算出力を得た。最下段の学習時 に設定したアナログ値では、学習通りの論理で出力さ れている。しかし、ハミング距離3のANDと XOR 間に、2種類の設定以外の論理による出力もある。一 般的にハミング距離がnの2論理間には、設定以外



図1:従来の可変論理演算ニューラルネットワーク

に n-1種の論理も出力されることが分かった。

図1のNNにおけるBPアルゴリズムによる学習で は、いくつかのアナログ制御信号の値に対する論理演 算の種類をそれぞれ学習する。従って、学習で設定し たアナログ値以外において、他の論理を出力する場合 でも、誤った学習結果とは言えない。しかし、センサ のアナログ出力を論理演算の制御信号に利用したい場 合、アナログ信号が変化する過程で設定以外の論理を 出力するのは誤動作の原因となる。また、論理演算の 種類と、それに対するアナログ信号範囲を任意に設定 できれば、可変論理回路の利用が拡大すると期待され る。従って、論理間に2以上のハミング距離がある場 合でも、設定以外の論理が出力されず、各論理のアナ ログ制御信号範囲をも設定可能なシナプス荷重の計算 法が必要である。

本論文では、可変論理回路で従来発生している問題 を解消できるシナプス荷重の計算法を提案する。次 に、例として文献 [12]と同じ AND, XOR の 2 論理、 および AND, OR, NAND, NOR の 4 論理について適用 した結果を示す。最後に、回路実験により提案の計算 法で得られたシナプス荷重の妥当性を確認する。実験 の結果、設定以外の論理による出力がなく、論理の種 類とアナログ制御信号範囲を任意に設定できることが わかった。また、隠れ層ニューロン数の決定が容易で あり、シナプス荷重の計算時間も短縮されることを確 認した。

可変論理演算 NN と提案のシナプス 荷重計算法

2.1 可変論理演算 NN

図1のNNでは、シナプス荷重 W_k>0の場合、隠 れ層ニューロンは出力層ニューロンが発火しやすくな

Synapse	Weight	Synapse	Weight
U_{11}	0.45	U_{21}	0.33
$U_{ m 12}$	0 53	U_{22}	0.33
$U_{ m 13}$	0 56	<i>U</i> 23	0 27
U10	- 0 .77	U_{20}	- 0 .82
W_1	1 .00		
<i>W</i> ₂	- 0.99		
Wo	- 0 .49		

化 2 . 促木の凹陷による 2 曲珪庶异と町岬にち0	ラのぼり	ラの別別	ラの別別
-----------------------------	------	------	------

Input		Хз			
X_1	<i>X</i> ₂	0.0-0.0	.42 - 0	.56 - 0.6	60 - 1.0
0	0	0	0	0	0
0	1	0	1	1	1
1	0	0	0	1	1
1	1	1	1	1	0
Lo	gic	AND	<i>X</i> ₂	OR	XOR
Learned X ₃		0			1

る興奮性の作用をしており、反対に $W_k < 0$ の場合、 発火しにくくなる抑制性の作用をしている。本論文で は、図2に示されるよう、隠れ層を興奮性と抑制性の ニューロンに区別した NN を使用する。興奮性ニュー ロン H_k^+ 、抑制性ニューロン H_k^- のように、興奮性 ニューロンに関するものには+、抑制性ニューロンに 関するものには - の記号を付けて表す。

入力ラインと隠れ層間のシナプス荷重を U_{kj}^{\pm} とする と、入力 X_j 、隠れ層の入力 h_k^{\pm} と出力 v_k^{\pm} の関係は、

$$h_k^{\pm} = \sum_{j=0}^3 U_{kj}^{\pm} X_j$$
 (1)

$$=f(h_k^{\pm}) \tag{2}$$

と表される。ここに、 h_k^+ の場合 $k = 1 2 \dots, p, h_k^-$ の場合 $k = 1 2 \dots, p, h_k^-$ の場 合 $k = 1 2 \dots, q$ である。ニューロンの出力関数 f には、階段関数

 v_{ν}^{\pm}

$$f(h_k^{\pm}) = \begin{cases} 1 & h_k^{\pm} > 0 \\ 0 & \text{otherwise} \end{cases}$$
(3)

を用いる。

興奮性および抑制性ニューロンが出力層に及ぼす作 用から $W_k^+ = 1$ 、 $W_k^- = -1$ とし、しきい値用入力と のシナプス荷重は $W_0 = -05$ とする。このとき、出力 層ニューロンの入力*I*および出力*V*は、

$$I = \sum_{m=1}^{p} v_m^+ - \sum_{n=1}^{q} v_n^- - 0.5$$
 (4)

$$V = f(I) \tag{5}$$

となる。

ここで、式(4)のある v⁺_m が 1 からが 0 に消火す

ると、Iは1減少する。これは v_m^+ が1'のままで、ある v_m^- が0'から'1'に発火したのと等価である。逆に、ある v_m^- の消火も、ある v_m^+ の発火と等価である。よって、隠れ層ニューロンはすべて消火の状態から発火し、一度発火すると消火しないと考えても支障はない。

2.2 シナプス荷重の計算法

図 2 の NN において、初期状態として v_k^{\pm} がすべて '0 'であるとすると、式(4)(5)から出力 V = 0とな る。今、あるディジタル入力(X_1 、 X_2)において X_3 を増加していったとき、興奮性ニューロンを発火させ れば V = 1となり、続いて抑制性ニューロンを発火 させれば、再び V = 0となる。よって、隠れ層の興奮 性と抑制性のニューロンを順に発火させるたびに、出 力層は論理 0 と 1 を交互に出力し、論理が変化する。

出力関数に式(3)の階段関数を用いるため、ある隠 れ層ニューロン H[±]_kの発火と消火の境界は h[±]_k = 0 の ときである。ディジタル入力(X₁、X₂)の4種類の組 合せ(0,0)(0,1)(1,0)(1,1)に対して、それぞ れアナログ入力 X_{3a}、X_{3b}、X_{3c}、X_{3d}におい h[±]_k = 0 と



図2:新たに提案する可変論理演算ニューラルネット ワーク すると、式(1)より次の連立一次方程式が成り立つ。

0 =	$X_{3\mathrm{a}} U_{k3}^{\pm} + U_{k0}^{\pm}$	
0 =	$U_{k2}^{\pm} + X_{3b}U_{k3}^{\pm} + U_{k0}^{\pm}$	(6)
$0 = U_{k1}^{\pm}$	$+ X_{ m 3c} U_{k3}^{\pm} + U_{k0}^{\pm}$	(0)
$0 = U_{k1}^{\pm} +$	$-U_{k2}^{\pm} + X_{3d}U_{k3}^{\pm} + U_{k0}^{\pm}$	

式 6)が自明な解 U_{k0}^{\pm} = … U_{k3}^{\pm} = 0 以外に解を持つに は、係数行列 *X* に

$$\det X = \begin{vmatrix} 0 & 0 & X_{3a} & 1 \\ 0 & 1 & X_{3b} & 1 \\ 1 & 0 & X_{3c} & 1 \\ 1 & 1 & X_{3d} & 1 \end{vmatrix} = 0$$
(7)

の関係が成り立つことが必要十分条件である。よって X_{3a} ~ X_{3d} は、

$$X_{3a} + X_{3d} = X_{3b} + X_{3c}$$
 (8)

の関係を満足しなければならない。このとき rank X = 3となるので、 $U_{k0}^{\pm} \sim U_{k3}^{\pm}$ の1つには任意に値を与 えることができる。その値を用いると連立方程式(6) の解が求められる。隠れ層ニューロンが発火するため には $U_{\mu_3}^{\pm} > 0$ でなければならないので、 $U_{\mu_3}^{\pm} = 1$ を与 えることにする。得られた解を用いると、ある隠れ層 ニューロンはディジタル信号 (X1 X2)=(00)(0,1) (10)(1,1)に対して、それぞれアナログ信号 X_{3a}、 X_{3b} X_{3c} X_{3d} において発火する。隠れ層ニューロンの 発火の値はすべて式(8)を条件として、興奮性および 抑制性ニューロンについてそれぞれ組み合わせ、用い た式(8)の数がニューロン数となる。但し、アナログ 制御信号は0 ≤ X₃≤ 1の範囲で変化するため、必要に 応じて範囲外の値を利用できる。式(8)は隠れ層 ニューロンが発火する値の必要十分条件を表している ので条件式、式(6)はシナプス荷重の解を求めるため の連立方程式なので計算式、と以後表すことにする。

2.3 シナプス荷重の計算手順

条件式と計算式を用いたシナプス荷重計算の手順をま

Хз	0.0)	0 25	5 (50 0		0.75	5	1 .00
Input	Logical Function								
(X ₁ ,X ₂)		AND		OR		NAND		NOR	
(0,0)		0		0	*	1		1	•
(0,1)		0	*	1		1	•	0	
(1,0)		0	*	1		1	•	0	
(1,1)	*	1		1	•	0		0	

表3:4論理演算の種類と制御信号の関係

Хз	- C) 5	0.0)	0.50)	1	.00
Input		Logical Function						
(X ₁ ,X ₂)		AND		OR		NAND		
(0,0)	*	1	•	0		0		
(0,1)		0	*	1	•	0		
(1,0)		0	*	1	•	0		
(1,1)		0		0	*	1		•

表4:2論理演算の種類と制御信号の関係

とめると、次の様になる。

 (1)入力信号に対する論理演算出力を表にし、興 奮性および抑制性ニューロンの発火を表す記号を記入 する。X₃の増加に従って、論理演算出力が 0 'から' 1 ' へ変化する点に記号' * 'を、' 1 'から' 0 'へ変化する点 に記号' ● 'を記入する。但し、論理演算出力はすべて ' 0 'を初期値として変化を始めるものとする。

(2)* 'の付けられたすべての X3の値を1回用い て、条件式が成り立つような組合せを求める。

与えられた値の組合せだけで条件式を満たさない場 合、(a)X₃≤0もしくは(b)X₃≥1で任意のX₃の値を 用いる。

(3) 組合せに用いた条件式の数が、興奮性ニュー ロン数である。

(4) '● 'について手順(2)を行う。

但し、手順(2)QX(a)を用いた場合、同じディジタル 入力において $X_{3\leq} 0$ の値を用いなければ、ニューロ ンを初期状態にできない。

組合せに用いた条件式の数が、抑制性ニューロン数 である。

(5) U[±]_{k3} = 1 とし、各興奮性、抑制性ニューロンに
 ついて、計算式よりシナプス荷重を求める。

(6) W_k^+ = 1、 W_k^- = - 1、 W_0 = -05とする。

Synapse	XOR/AND	AND/OR/ NAND/NOR
U_{11}^+	- 0.50	0 25
U_{12}^{+}	- 0 50	0 25
U_{13}^{+}	1 .00	1 .00
U_{10}^+	0.50	- 0 .50
U_{21}^-	- 0.50	0 25
U_{22}^{-}	- 0 .50	0 25
U_{23}^{-}	1 .00	1 .00
U_{20}^{-}	0.0	- 1 .00
W_1^+	1 .00	1 .00
W_2^-	- 1 .00	- 1 .00
W_0	- 0.50	- 0 .50

表5:提案の手法で計算されたシナプス荷重値

表6:提案手法によるシナフ	プス荷重を用いた2論理演算と
制御信号の実験結果	

	0	.00 00	51 1.00
Input	Output	Logical I	Function
(X1,X2)		XOR	AND
	v_1^+	1	1
(0,0)	v_1^-	1	1
	V	0	0
(0,1)	v_1^+	1	1
	v_1^-	0	1
	V	1	0
(1,0)	v_1^+	1	1
	v_1^-	0	1
	V	1	0
(1,1)	v_1^+	0	1
	v_1^-	0	0
	V	0	1

以上の手法により、任意の論理数に対するシナプス 荷重値が計算できる。しかし、実際は論理数を増やす と、1論理に割り当てられるアナログ制御信号の範囲 が狭くなるため、シナプス荷重等の精度で実現可能な 論理数は制限される。

2.4 シナプス荷重計算結果

文献[12]と同じXOR、ANDの2論理、および AND、OR、NAND、NORの4論理の組合せについて、 シナプス荷重を提案手法で計算した。但し、アナログ 制御信号の範囲は、各論理等しくなるよう設定した。

2 論理の場合の入出力関係を表4に示す。手順(1) より、入力 X₃ = 0 0、(X₁,X₂)が(0,1)、(1 0)および X₃ = 0 5、(1,1)に記号'* 'を記入する。同様に、X₃ = 0 5、(0,1)、(1 0)に'● 'を記入する。手順(2)より'*' について X_{3a} = -05、X_{3b} = 00、X_{3c} = 00、X_{3d} = 05と すれば、条件式を満たす。手順(3)より、興奮性ニュー ロンは H⁺ の1個である。

記号 ● 'について、手順(2)の(a)を用いているため X_{3a} = 0 Ω、X_{3b} = 0 5、X_{3c} = 0 5、X_{3d} = 1 Ωとすると、条 件式を満たす。よって、抑制性ニューロンも H₁ の 1 個である。手順(5)(6)により計算式で荷重を求める と、表5の結果が得られた。

次に AND、OR、NAND、NOR の4論理演算につ いて、入出力の関係を表3に示す。2論理の場合と同 様に計算すると、興奮性、抑制性ニューロンは1つず つで良いことが分かった。得られたシナプス荷重を表 5に示す。

例示した論理以外に、ディジタル2入力で最大の16



図3:論理演算のためのネットワーク回路

論理までシナプス荷重計算をおこなった。変化前の論 理と変化後の論理のハミング距離が、小さくなるよう 考慮して16論理を設定した場合、7個の隠れ層ニュー ロンで演算可能であった。

25 BP アルゴリズムと提案法の比較

BP アルゴリズムでは、あらかじめ隠れ層のニュー ロン数を与えて学習を開始するが、ニューロン数の不 足により、シナプス荷重値が得られない場合がある。 従って、試行的なシナプス荷重計算が必要であり、複 数の計算結果をもとに、必要な隠れ層ニューロン数を 経験的に判断しなければならない。しかし、提案の方 法では計算過程で必要な隠れ層ニューロン数を決定す るので、試行的な計算は不要であり、必要とする ニューロン数も明らかである。

BP アルゴリズムでは、繰り返し学習に時間を必要 とするが、提案手法は短時間で解が得られる。例え ば、以前文献 [12] で BP アルゴリズムを用いた学習 をおこなった場合、数十万回から数百万回にもおよぶ 繰り返し演算が必要であったが、提案手法では一回の 荷重計算で解が得られる。

ー般的にシナプス荷重を BP アルゴリズムで求めた 場合、得られた NN は各ニューロンの動作や役割等 は不明でブラックボックスとして扱われる。しかし、 提案手法を用いた NN では各ニューロンの動作、役 割、演算結果に与える影響等が明確で容易に理解でき

	0	.00 0	25 0	51 0	75 1 .00			
Input	Output		Logical Function					
(X ₁ ,X ₂)		AND	OR	NAND	NOR			
	v_1^+	0	0	0	0			
(0,0)	v_1^-	0	0	0	0			
	V	0	0	0	0			
(0,1)	v_1^+	0	0	0	0			
	v_1^-	0	0	0	0			
	V	0	0	0	0			
	v_1^+	0	0	0	0			
(1,0)	v_1^-	0	0	0	0			
	V	0	0	0	0			
(1,1)	v_1^+	1	1	1	1			
	v_1^-	0	0	0	0			
	V	1	1	1	1			

表7:提案手法によるシナプス荷重を用いた4論理演算と 制御信号の実験結果

る。以上より、提案の荷重計算法で求めた可変論理 NNは、従来の方法で求めた場合に比較して多くの問 題を解決できることがわかった。

可変論理演算 NN 回路による実験結果

提案の計算法で得られた表5のシナプス荷重を利用 し、回路実験により動作を確認した。実験回路を図3 に示す。シナプス荷重の正負に応じてスイッチを切り 換え、値に応じて可変抵抗を調整する。従来のTTL 論理素子と共通の電源を使用できるよう、単電源動作 の演算増幅器を使用し、オープンコレクタ出力のため 演算結果が負論理出力となる点が文献[12]の回路と 異なっている。

2 論理の回路実験結果を表6 に示す。*v*₁⁺ が発火する *X*₃の値は、表4の記号'*'の付いた *X*₃の値と、また *v*₁⁻ についても'● 'の付いた *X*₃の値と良く一致している。

4 論理では表7の出力が得られ、2 論理の場合と同 様、表3の設定に良く一致している。表2や文献 [12]でみられた設定以外の論理は、表6、7では出 力されていない。また、各論理演算の種類とアナログ 制御信号範囲も設定通りであり、良好な結果と言え る。

むすび

アナログ制御信号により、異なる論理で演算する NN 論理回路のシナプス荷重計算法を提案した。 XOR、ANDの2論理およびAND、OR、NAND、 NORの4論理の組み合わせについてシナプス荷重を 求め、回路実験により動作を確認した。シナプス荷重 計算および回路実験結果から次の結論を得た。

(1) 可変論理演算 NN において、ハミング距離が 2以上離れた論理を設定しても、設定以外の論理が出 力されないシナプス荷重が得られる。

(2) 論理に対するアナログ制御信号の範囲を任意 に設定できる。

(3) 隠れ層ニューロン数を容易に決定できる。

(4) シナプス荷重計算に要する時間が短い。

(5) 提案の NN は動作が明らかである。

センサのアナログ出力を論理演算の制御信号に利用 する場合、可変論理回路側でセンサの特性に応じたア ナログ制御信号範囲を設定するのに本手法は有効であ る。

[参考文献]

- [1] D. E. Rumelhart, J. L. McClelland, and PDP Research Group, "Parallel distributed processing," MIT Press, Cambridge, MA, 1986.
- [2]中野馨、飯沼一元、他、"ニューロコンピュー タ、"技術評論社、1989。
- [3] 久間和生、中山高、"ニューロコンピュータエ 学、"工業調査会、1992。
- [4]岩田穆、雨宮好仁、"ニューラルネットワーク LSI"コロナ社、1995.
- [5] M. D. Savigny and R. W. Newcomb, "Realization of boolean functions using a pulse coded neuron," IEEE Int. Symposium on Circuits & Syst., vol. 5, San Diego, CA, May1992, pp. 2228–2231.
- [6] Y. P. Chu, "A neural-based boolean function generator," Int. J. Electronics," vol. 74, no. 1, 1993, pp. 21–34.
- [7] T. Shibata T. Ohmi, "Neuron MOS voltage-mode circuit technology for multiple-valued logic, "IEICE Trans. Electron, vol. E76-C, no. 3 March 1993 pp. 347-356.
- [8] T. Shibata and T. Ohmi, "Neuron MOS binarylogic integrated circuits-Part I: Design fundamentals and soft-hardware-logic circuit implementation," IEEE Trans. Electron Devices, vol. 40, no. 3, March 1993, pp. 570–576.
- [9] T. Shibata and T. Ohmi, "Neuron MOS binarylogic integrated circuits –Part II : Simplifying tech-

niques of circuit configuration and their practical applications," IEEE Trans. Electron Devices, vol. 40, no. 5, May 1993, pp. 974–979。

- [10] G. J. Dusheck, T. C. Hilinski, and F. L. Putzrath,
 "A flexible neural logic network," IEEE Trans. on military electronics, 1963, pp. 208–213.
- [11] H. Miyao, M. Koga, and T. Matsumoto, "Hardware Implementation of the multifrequency oscillation learning method for analog neural networks," IEICE Trans. Inf. & Syst., vol. E76–D, no. 6, June 1993, pp. 717–719.
- [12] 寺村正広,野見山輝明,宮崎智行,"ニューラル ネットワークを利用した可変論理演算回路,"信 学論(C-II),vol. J79–C–II, no. 12, Dec. 1996, pp. 744–746.