

第3章 記憶装置

学習目標

記憶装置の種類とその記憶装置を構成する素子についての概要、主記憶装置と補助記憶装置の概要を理解させる。また、仮想記憶の考え方とその実現方法を理解させ、併せてプログラム保護の必要性、その実現方法を理解させる。

内容のあらまし

内 容	説 明	議 論
記憶装置の種類	・ コンピュータの記憶装置について、各装置の機能特徴、役割を説明する ・ 各記憶装置を構成する素子の特性も説明する ・ 主記憶装置として使用される素子の種類を説明する	
主記憶装置	・ 主記憶装置の役割、概要を説明する ・ 主記憶をアクセスするためのロケーション、アドレスの各概念を説明する	
補助記憶装置	・ 補助記憶装置の役割を主記憶装置の役割と対比して説明する	
仮想記憶	・ 仮想記憶の考え方を説明し、その実現方式であるページング方式、セグメント方式について説明する	
記憶保護	・ マルチプログラミングのもとでの記憶保護の必要性を説明する ・ 記憶保護を実現するための仕組み、考え方を説明する	

3. 1 記憶装置の種類

コンピュータの記憶装置について、各装置の機能・特徴・役割を説明する。また、主記憶装置を構成する素子の特性も説明する。

3. 1. 1 記憶素子

(1) 記憶素子の特性

記憶素子には、次のような特性がある。

① 破壊読み取り・非破壊読み取り

破壊読み取りとは、読み込むときに記憶の内容が無くなるもので、読み込む場合には、必ず再書き込み（リフレッシュ）の動作が必要になる。

非破壊読み取りとは、読み込むときに記憶の内容が無くならないので、再書き込みの必要がない。

② 揮発性・不揮発性

揮発性とは、電流の供給がなくなったときや、一定時間が経過したときに、記憶内容が無くなるものである。記憶内容を保つためには、再書き込み（リフレッシュと呼ぶ）が必要となる。DRAM（Dynamic RAM）はこのタイプである。

不揮発性とは、情報を保持するための特別な仕組みを必要としないもので、記憶内容を保つための再書き込みは不要である。SRAM（Static RAM）はこのタイプである。

③ 消去可能・不可能

消去可能とは、一度書き込んだ内容を変更できるということである。ICで作られたメモリについては、RAM（Random Access Memory）と呼んでいる。

消去不可能とは一度記憶した内容を変更できないということである。変更されては困るシステム部を格納しておくのに適している。読みだし専用のICメモリをROM（Read Only Memory）と呼ぶ。

(2) 記憶素子の種類

記憶素子の中には以下のような種類がある。

① 磁気コアメモリ

電流の向きにより磁化の方向が異なり、この方向により1（H）と0（L）を定義した。現在ではほとんど使われていない。

② パラメトロン

磁性フェライトを用いた素子で、日本独自のものである。振動の位相を1と0に定義した。現在ではほとんど使われていない。

③ 半導体素子

半導体による記憶素子で数多くのフリップフロップをチップに集積したものである。ICの集積度が増加し、安価になってきたため現在では主記憶装置はほとんどこのメモリを使用する。半導体メモリは大きく分けると図3. 1-1のように分類できる。




図 3. 1 - 1 半導体メモリの分類

(a) R A M

R A Mには、S R A M (Static R A M) とD R A M (Dynamic R A M) がある。
S R A Mは、不揮発性であり、リフレッシュを行わなくても記憶内容が消えない。S R A MにはM O S 形とバイポーラ形がある。

M O S 形は、読みだし・書き込みの速度は遅いが集積度を高める事が可能で消費電力も小さいためマイクロプロセッサなどに用いられている。

一方バイポーラ形は、読みだし・書き込みの速度は速いが集積度が低く消費電力も大きい事から高速性を必要とされるバッファメモリ (キャッシュメモリ) 等に用いられる。

D R A Mは、揮発性であり、リフレッシュを行わなければ記憶内容が消える。R A Mの特徴をまとめると、図 3. 1 - 2 のようになる。

R A Mの種類	容量	速さ	消費電力	価格	リフレッシュ	用途
D R A M	大	低速	小	安	必要	主記憶
S R A M M O S形	中	低速	中	中	不要	主記憶
S R A M バイポーラ形	小	高速	大	高	不要	バッファメモリ

図 3. 1 - 2 R A Mの特徴

(b) ROM

ROMには、マスクROM、PROM (Programmable ROM)、EPROM (Erasable Programmable ROM) の3種類がある。ROMは、本来内容の変更できないメモリであったが、内容の変更できるPROM、EPROM、EEPROMが作られるようになった。

マスクROMは、工場で出荷する前に内容を焼き込まれ、変更が不可能である。

PROMは、ユーザ自身が一度だけ記憶内容の設定を行う事ができる。

EPROMは、紫外線を照射することにより内容を消去できる。

EEPROMは、電氣的に内容を消去できる。

(c) CCD (Charge Coupled Device)

CCDは、電荷結合デバイスまたは電荷転送デバイスと呼ばれ、電荷の有無を1と0で定義する。

④ ジョセフソン素子

超伝導を用いた素子で、現在研究が進められている。極低温にする必要があり実用化にはしばらく時間がかかると考えられている。

3. 1. 2 記憶装置の性能

記憶装置の性能は、記憶容量と動作時間で示される。

(1) 記憶容量

記憶装置が記憶できる情報の量を示すのが記憶容量で、通常バイトを単位として表される。

1 キロバイト (KB) = 1 0 2 4 バイト (B) = 2^{10} バイト

1 メガバイト (MB) = 1 0 4 8 5 7 6 バイト (B) = 2^{20} バイト

1 ギガバイト (GB) = 1 0 7 3 7 4 1 8 2 4 バイト (B) = 2^{30} バイト

記憶容量が大きくなればそれだけ複雑できめ細かい情報処理が、高速に行えるが、いずれにしろ記憶容量には制限があり、かつ要求される情報処理もより複雑になるので、限られた範囲内で情報処理の効率を高めるためにはシステムの設計技術とともに、プログラミング技術が必要となる。

(2) 動作時間

記憶装置が制御装置と情報をやりとりする時間を動作時間といい、アクセスタイム（呼出し時間）とサイクルタイム（サイクル時間）がある。

(a) アクセスタイム

制御装置から読みだし（書き込み）命令が出されてから、当該アドレスの選択が行われ、読みだし（書き込み）回路が動作し、読みだし（書き込み）が終了する迄の時間をいう。

(b) サイクルタイム

記憶装置内の同一記憶場所に対して読みだし（書き込み）が始まってから完了して再び次の読みだし（書き込み）が可能となるまでの最小時間間隔をいう。

$$\text{アクセスタイム} \leq \text{サイクルタイム}$$

という式が成り立ち、図 3. 1 - 3 の関係がある




図 3. 1 - 3 アクセスタイムとサイクルタイム

3. 1. 3 記憶装置の階層構造

CPUが直接アクセスできるのは、主記憶装置（主記憶、拡張記憶）であるが、

- ・大きなプログラムやデータを格納する
- ・多重プログラム処理で複数のプログラムやそれらのデータを格納する

ためには主記憶装置だけでは容量が小さすぎる。一方CPU内部の命令実行速度に比べて、主記憶装置からの命令やデータの読みだし、書き込み速度が遅いので、

- ・高速だが小容量のメモリ（キャッシュメモリ）
- ・低速だが大容量のメモリ

を組み合わせ、見かけ上「大容量・比較的高速」のメモリを得られるように、メモリを階層構造化して記憶装置を構成する。メモリの階層構造は、図3. 1-4のようになる。

ここでは、

- ・現在の実行に直接必要なプログラムやデータは主記憶装置上におき、それ以外の情報は補助記憶装置上に退避させる。




図3. 1-4 記憶装置の階層構造

3. 1. 4 記憶容量とアクセス速度

アクセス速度は、記憶装置の内容を読みだしたり、記憶装置へデータを書き込んだりする速度の事である。

記憶容量は、データを格納できる大きさの事である。

一般に、記憶容量が大きくなるにつれて、アクセス速度が遅くなるという傾向がある。それを

レジスタ、キャッシュメモリ、主記憶装置、補助記憶装置

の4種類で表すと

(容量) レジスタ < キャッシュメモリ < 主記憶装置 < 補助記憶装置

(速度) レジスタ > キャッシュメモリ > 主記憶装置 > 補助記憶装置

となる。

3. 1. 5 キャッシュメモリ（バッファメモリ）

キャッシュメモリは、主記憶装置に比べて、記憶容量は1／100～1／1000程度と小さいが、呼出し時間が主記憶装置の速さに比べて5倍から50倍高速なので、使用頻度の高いデータやプログラムを入れておくと、高速処理が可能となる。




図3. 1－5 キャッシュメモリ

キャッシュメモリの動作原理は以下の通りである。

CPUが命令（データ）を主記憶装置から読み出すとき、対象とする命令（データ）の前後をブロックとして、キャッシュメモリに転送しておき、次にアクセスする命令（データ）がキャッシュメモリに入っていればそれを利用する。キャッシュメモリにはいない場合には、主記憶装置から読みだしを行う（このときもその前後をキャッシュメモリに転送する）。キャッシュメモリに転送するブロックの大きさは、大きければ大きいほど次にアクセスする命令（データ）が存在する確率は高くなるが、不要な命令（データ）を転送し、時間を無駄に費やす可能性も増大する。

CPUがデータを書き込むときも、読みだしと同じように主記憶装置に直接書き込まずいったんキャッシュメモリに書き込んでから処理をすれば高速処理が可能となる。

CPUからみた平均呼出時間は、

平均呼出時間（ T ）＝ヒット率（ h ）×（キャッシュメモリの呼出時間； t_c ）

＋（主記憶装置の呼出時間； t_m ）


である。

ただし、ヒット率（ h ）は、「キャッシュメモリ内に必要な命令やデータが存在する確率」である。

キャッシュメモリの更新方式

・Write Through方式

書き込み動作が発生したら、キャッシュメモリと主記憶装置の両方に書き込む。



・Write Back方式

書き込み動作では、キャッシュメモリに書き、キャッシュメモリの更新が発生したらそのキャッシュメモリの内容を主記憶装置に書き出す。





図3. 1-6 参照アドレスとキャッシュメモリの構成例 (MPU)

指導上の留意点

ポイント

- ① 記憶素子の特性による分類、それぞれの特性をもつ素子はどのようなものがあるかを理解させる。
- ② 記憶素子の種類、特徴を理解させる。技術の流れに応じて生まれた各メモリを取り上げ速度、容量、ビットあたりの価格の面から考察を加える。
- ③ 記憶容量とアクセス速度の関係を理解させ、実際のコンピュータ上で記憶装置がどのように構成されているかを理解させる。

用語

破壊読み取り 非破壊読み取り 揮発性 不揮発性 消去可能
磁気コアメモリ パラメトロン RAM SRAM DRAM リフレッシュ
ROM マスクROM PROM EPROM EEPROM CCD
ジョセフソン素子 キャッシュメモリ アクセス速度

講師ノート

第2種情報処理技術者試験

- ・ 記憶装置についての問題は、頻繁に出題されるわけではないが、記憶の階層構成を中心に速度と容量、および経済性（速度が速くなるほどビットあたりの単価が高価になる）を理解させておかねばならない。
- ・ 出題の形式としては文章中の穴埋め問題、文章群から正しいものあるいは誤っているものを選択する問題が多いので、過去の試験問題等を参考にし、学生に教えた知識を整理させると良い。

3. 2 主記憶装置

3. 2. 1 主記憶装置の役割

主記憶装置は、プログラムやデータを記憶しておく装置である。コンピュータのCPUがプログラムに基づいてデータを処理していくためには、必要となる情報全て（プログラムとデータ）が主記憶装置上にロードされていなければならない。そこで、CPUは必要となる入力データを入力装置から主記憶上に入力する。また、CPUにより処理されたデータは、一度主記憶装置上に記憶されてから、外部の出力装置に対して出力する。




図3. 2 - 1 主記憶装置の役割

コンピュータの頭脳は中央処理装置であるが、この中央処理装置に入出力されるデータを格納しておくのが主記憶装置であるために、主記憶装置の性能がコンピュータの性能のボトルネックになることも有り得る。このため主記憶装置にはデータの読み書き（アクセス）の速度が速く、記憶容量も大きいことが要求される。主記憶装置を構成する素子は、以前は磁気ドラム、磁気コアが使用されていたが、現在では半導体メモリが主流となっている。

半導体メモリには、バイポーラ型とMOS型とがあり、次のような特徴がある。

	バイポーラ型	MOS型
特 徴	高 速 消費電力が大きい 集積度を上げにくい	低 速 消費電力が小さい 集積度を上げやすい
用 途	バッファメモリ（キャッシュメモリ）	汎用機からパソコンまでの主記憶装置

3. 2. 2 ロケーション

主記憶装置は一定の大きさに区切られている。この一定サイズの一区切りをロケーションという。コンピュータは、このロケーションを基本単位としてデータの読みだし、書き込みを行う。

ロケーションの大きさにより、コンピュータは2つに分けられる。

8ビット（＝1バイト）をひとまとまりとして扱うバイトマシンと、複数のバイト（通常16～42ビットで構成する。これを1ワードという）をひとまとまりにして扱うワードマシンである。

3. 2. 3 アドレス

主記憶装置の各記憶場所には0、1、2、... という連続した番号が付いている。これをアドレス（番地）という。プログラムでは、このアドレスを指定する事により、主記憶装置の特定の場所に記憶されている情報をバイトまたはワード単位で読み書きする。

通常アドレスは0からはじまるので、4キロバイト（4096バイト）の記憶容量をもつ主記憶装置では、0番地から4095番地までのアドレスが割当てられている。

① バイトマシンの番地 ② ワードマシンの番地




図3. 2-2 バイトマシンとワードマシンのアドレス

主記憶装置では、アクセスを高速化するために主記憶装置をいくつかのメモリバンク（モジュール）に分割して並行動作させるインターリーブ方式がある。インターリーブ方式では、アドレスをメモリバンクに対して不連続に割り付ける。




図3. 2-3 インターリーブ（4ウェイ）

指導上の留意点

ポイント

- ①主記憶装置の位置づけ、役割を理解させ、速度・容量・費用の関連を理解させる。
- ②コンピュータの処理速度は、中央処理装置の速度だけで決まるのではなく、主記憶装置の速度も重要な要因である事を理解させる。
- ③主記憶装置のロケーションとアドレスの概念を理解させ、主記憶装置上の特定の場所の指定の仕方を理解させる。

用語

主記憶装置 バイポーラ型 MOS型 ロケーション アドレス バイトマシン
ワードマシン インターリーブ方式

講師ノート

第2種情報処理技術者試験

- ・主記憶装置単独で試験に出題される事はあまり無いが、記憶装置の出題の中の一部分として出題される事があるのでしっかり理解しておく必要がある。
- ・前節の記憶装置の階層構造と絡めて理解させると良い。
- ・出題の形式としては文章中の穴埋め問題、文章群から正しいものあるいは誤っているものを選択する問題が多いので、過去の試験問題等を参考にし、学生に教えた知識を整理させると良い。

3. 3 補助記憶装置

主記憶装置の延長上としての補助記憶装置の役割を説明する。具体的なハードウェア（磁気ディスク装置、フレキシブルディスク装置、磁気テープ装置）については、第4章の入出力装置のところで説明する。

3. 3. 1 補助記憶装置の役割

主記憶装置の大きさは有限であり、処理対象となる全てのデータを主記憶装置上にロードできるわけではない。また、コンピュータが停止するときには、主記憶上のデータは失われるので別の場所に保管しておく必要がある。これらの要因から主記憶装置の他に補助記憶装置が必要になる。

システムが停止する場合には、無くしては困るデータを補助記憶装置に記憶させる。また、実行中においても、必要なプログラムやデータが全て主記憶装置上に記憶できない場合には、さし当たって必要となるプログラムやデータを主記憶装置に記憶させ、当面必要のないプログラムの部分やデータは補助記憶装置上に記憶させておく。

3. 3. 2 補助記憶装置の種類

補助記憶装置には、図3. 3-1のような種類がある。




図3. 3-1 補助記憶装置の種類

指導上の留意点

ポイント

- ① 補助記憶装置の位置づけ役割を理解させる。
- ② 補助記憶装置の種類を理解させる。

用語

補助記憶装置 磁気ディスク装置 フレキシブルディスク装置 光磁気ディスク装置
磁気テープ装置 ストリーマ

講師ノート

第2種情報処理技術者試験

- ・ 補助記憶装置単独で試験に出題される事は殆ど無いが、記憶装置の出題の中の一部として出題される事があるのでしっかり理解しておく必要がある。
- ・ 記憶装置の階層構造と絡めて理解させると良い。
- ・ 出題の形式としては文章中の穴埋め問題、文章群から正しいものあるいは誤っているものを選択する問題が多いので、過去の試験問題等を参考にし、学生に教えた知識を整理させると良い。

3. 4 仮想記憶

仮想記憶の考え方を理解させ、その実現方式であるページング方式、セグメンテーション方式について理解させる。

仮想記憶の目的

- ・ 記憶域（アドレス空間）の制限をなくす
- ・ 実記憶域の効果的利用





図 3. 4 - 1 仮想記憶概念図

3. 4. 1 仮想記憶の概要

仮想記憶方式が導入される以前は、プログラマが自分でプログラムを分割して主記憶装置にロードしたり、予めプログラムを分割してオーバレイ構造にする必要があった。これはプログラマに対する負担が大きい。

仮想記憶方式は、主記憶装置のメモリ容量の上限値を超えた大きさのプログラムの実行を可能にするメモリ管理方式で、一度にプログラムの実行に必要な全ての情報を主記憶装置にロードするのではなく、プログラムの全体は補助記憶装置上におき、実行に必要な部分のみを主記憶にロードして実行する。



プログラムは、p1～p5に分割され仮想番地を割り振られて、仮想空間に入れられる。p1～p4は、プログラムロード時に主記憶にロードされ、p5は、必要になった時点で主記憶にロードされる。

x1, xm, xnはp1～p5とはべつのプログラムであり、主記憶装置上に存在し実行中である。

図3. 4 - 2 仮想記憶方式概念図

仮想記憶方式では、記憶領域の管理をシステム側で行うため、プログラマはプログラムのオーバレイ構造などを考える必要がなく、コンピュータのアーキテクチャが提供する論理的なアドレス全体（仮想アドレス）を、主記憶装置のように考えることができ、プログラマの負担をなくすることができるようになった。

ただし、この方式を有効に利用するためには実行時におけるプログラムやデータの「局所性」（実行に必要なプログラムやデータが一箇所に固まっていること）の向上が必要となる。

仮想記憶を実現するには、ページング（paging）、及びセグメンテーション（segmentation）の方法がある。

再配置は、ページング方式の場合は一定の大きさのページ（page）と呼ばれる単位で行われ、セグメンテーション方式の場合はセグメント（segment）と呼ばれる論理的な情報の単位ごとに行われる。




図 3. 4 - 3 再配置の概念図

仮想アドレスは、命令実行時に動的に再配置される。この再配置を行うハードウェアは「動的アドレス変換機構（D A T : Dynamic Address Translator）」と呼ばれている。




図 3. 4 - 4 動的アドレス変換機構概念図
(セグメンテーション、ページングの併用)

3. 4. 2 ページング方式

一次元の連続したアドレス付けがなされている仮想アドレスは、ページ番号とページ内変位により表現する事ができる。

仮想アドレス

ページ番号	ページ内変位
-------	--------

ページング方式は、仮想アドレス空間をある一定の大きさのページに分割したものである。主記憶領域も同じ大きさのページに分割してページ枠 (page frame) として管理される。

ページ・テーブルは、ページ記述子 (page descriptors) により構成されている。

ページ記述子は、ページに対して主記憶ページ枠が割り振られているかを示すページ・フォールト・ビット (page fault bit) と、ページ枠が割り振られている場合には、そのページ枠番号 (主記憶装置上のアドレス) で構成されている。

ページ・フォールト・ビットが0は、主記憶のページ枠が割り当てられているものとし、ページ・フォールト・ビットが1は、主記憶のページ枠が割り当てられていないものとする。

DATによる仮想アドレスから実アドレスへの変換の過程で、ページ・テーブルのページ番号に対応するページ記述子のページ・フォールト・ビットの値が0ならば、そのページは主記憶装置上に存在するので、主記憶上の実アドレスが得られる。

一方、ページ・フォールト・ビットが1の場合は、ページ枠が不在なので、オペレーティング・システムが、主記憶上の空きページ枠を探し、そこに補助記憶装置から必要なページを読み込み、そのページを主記憶上に割り付ける。

主記憶上に空きページ枠が存在しない場合は、主記憶内で使用頻度の少ないページを選び、補助記憶装置に書き出す (ページアウト) 処理により空きページを確保し、その後、必要なページを主記憶上に読み込む (ページイン)。

仮想アドレス




図 3. 4 - 5 ページング方式でのアドレス変換

3. 4. 3 セグメンテーション方式


セグメンテーション方式は、ページング方式の仮想アドレス空間の機能だけではない。

ページング方式では、ページが一定の大きさに固定されているが、セグメンテーション方式ではセグメントの大きさは固定されていない。

大きなプログラムを、論理的な意味のあるひとまとまりの情報（手続き、データ）に分割して、それをセグメントに割り当てる。

このようなセグメンテーションの技術は情報管理手法としても有効で、セグメント間のリンクをプログラム実行時に行う動的リンク、複数のジョブの間でのセグメントの共用、セグメント単位での保護機能等を実現する事が可能である。

主記憶装置



プログラムAを3ユーザが使用したとき、コード・セグメント（命令）は1個、データ・セグメントは3個使用する。

図3. 4-6 セグメントの共用

セグメンテーションで使用者に提供される仮想空間は、複数のセグメントからなり、アドレスは、セグメント番号（セレクト）とセグメント内変位により2次的に構成される。

仮想アドレス





図3. 4-7 セグメンテーション方式のアドレス変換


個々のセグメントは、連続した領域に存在する必要がある、1つのセグメントの大きさには制限がある。

セグメント・テーブルには、プログラムが各セグメントに分割された個数のセグメント記述子 (segment descriptor) が存在する。

セグメント記述子には、セグメントが主記憶装置上に存在するかどうかを示すセグメント・フォールト・ビット (segment fault bit)、及び、それが存在している場合には、そのセグメントの主記憶上での先頭アドレスと、セグメントの大きさ、セグメントの属性 (読み出し、書き込み、実行に関して可能、不可) がある。



参照するセグメントが主記憶に存在しない場合には、アドレス変換でセグメント・フォールト (segment fault) 割り込みが発生する。



アクセス属性： E:実行可能、R:読み出し可能、W:書き込み可能

図3. 4-8 セグメンテーション機構の概要

3. 4. 4 ページ置き換え

ページ置き換えの場合に、どのページを置き換えの対象として選定するかは、システムの性能に大きな影響を与える。

基本的には、近い将来利用される可能性の最も少ないページを選ぶとよい。主な方式として、LRU法 (Least Recently Used rule)、FIFO (First In First Out) 法がある。

(1) LRU法 (Least Recently Used rule)

必要となったページを配置する場所を決定する方式の一種で、最も前に参照したページを選び、そこに必要となったページを配置する方式である。

(2) FIFO法 (First In First Out)

必要となったページを配置する場所を決定する方式の一種で、最も前に主記憶に配置されたページを選び、そこに必要となったページを配置する方式である。

このようなページング方式を実現するために、オペレーティング・システムは、ページ・テーブルの情報には

- ・主記憶ページ枠の使用状態
- ・各仮想空間ごとに使用している仮想アドレス領域の補助記憶装置上での配置
- ・補助記憶装置の使用状態

等の情報を管理していなければならない。

アクセスの対象となっている記憶領域が主記憶装置上にない場合、直ちに割り込みが発生し、オペレーティング・システムが次の手順で該当ページの置き換えを行う。

- ① 補助記憶装置 (外部ページテーブル) を参照して、該当ページを記憶している位置を探す。
- ② ページ枠テーブルを参照して、主記憶の空いているページ枠を探す。
空いているページがなければ、LRU方式またはFIFO法などにより置き換える場所を選ぶ。もし主記憶にページインされた後内容が変更されていればページアウトし、空きページ枠を作る。
- ③ 空けたページ枠に必要なページをページインする。
- ④ ページ枠テーブルの記入項目を変更する。
- ⑤ DAT機構のページテーブル等の記入項目を変更する。

指導上の留意点

ポイント

- ① 仮想記憶の必要性、実現方式の概要を理解させる。
- ② ページング方式の概要を理解させる。必要となったページを配置する場所を決定する方式（LRU、FIFO）の概要も理解させる。
- ③ セグメント方式の概要を理解させる。

用語

仮想記憶 実記憶 オーバレイ構造 局所性 静的再配置 動的再配置 ページ枠
LRU方式 FIFO方式 ページフォルト ページイン ページアウト DAT
プログラムチェック割り込み 監視プログラム ページテーブル 連想レジスタ

講師ノート

第2種情報処理技術者試験

- ・穴埋め問題や、文章の正誤問題で出題される事が多いと考えられるので、用語と意味（説明）を十分に理解させる事が重要である。

3. 5 記憶保護

マルチプログラミングのもとでの記憶保護の必要性を理解させ、それを実現するための仕組み、考え方を理解させる。

多重プログラミング・システムでは、記憶保護は不可欠の機能である。あるユーザプログラムがオペレーティング・システムあるいは他の領域に存在する別のユーザプログラムをこわしてしまう事は許されない。

また、多重プログラミング・システムになると入出力装置の管理はオペレーティング・システムに任せなければならないので、ユーザプログラムの中で直接入出力装置に対する命令を実行する事は許されない。入出力操作を行いたいときは、正規の手続きを踏んでオペレーティング・システムに処理を依頼しなければならない。オペレーティング・システムは、依頼された処理が依頼もとのユーザプログラムに許されるものかどうかを確認した上で入出力命令実行するための手続きをとる。




図 3. 5 - 1 マルチプログラミングと記憶保護

3. 5. 1 スーパーバイザモードとユーザモード

オペレーティング・システムを正常に動作させるためには、オペレーティング・システムだけが使用でき、ユーザプログラムは使ってはならない特権命令を何種類か設ける必要がある。

この特権命令の実行を制御するために、中央処理装置のモードとして、スーパーバイザモードとユーザモードの二つのモードを設ける方法がとられる。

スーパーバイザモードは、特権命令を含む全ての命令を実行することができるモードであり、ユーザモードは、特権命令を除いた命令のみを実行できるモードである。ユーザモードで特権命令を実行しようとする、割り込みが発生し誤りとして処理される。

特権命令としては、入出力命令、システムの状態を制御する命令、記憶保護に関する情報をセットする命令等がある。




図 3. 5 - 2 スーパーバイザモードとユーザモード

3. 5. 2 保護境界レジスタ方式

ユーザモードでプログラムを実行する際に、アクセス可能なアドレスの上限と下限を、あるいは、先頭アドレスとそのサイズを保持する保護境界レジスタを用意する。

ユーザモードで保護境界レジスタで指定された範囲を越えて書き込もうとした場合には、割り込みが発生してアクセスは中断される。




図 3. 5 - 3 保護境界レジスタ方式

3. 5. 3 保護キー方式

主記憶を固定長ブロックに分割して、そのブロックに対してブロック記憶キーをつける。
また、プログラム状況語（PSW）にアクセス・キーがある。

情報（命令、データ）が主記憶へ書き込まれる場合、あるいは、取り出しが行われる場合に、アクセス・キーとブロック記憶キーが対比される。キーが一致しない場合には、割り込みが発生してアクセスは中断される。

主記憶、および、プログラム状況語のキー変更は、制御命令（特権命令）で行う。





図 3. 5 - 4 保護キー方式による記憶保護の例

保護キーには、主記憶の書き込み、取り出し（読み出し）を保護する以外に、主記憶をコード部（プログラム）と、データ部に分離して命令の実行を制御する方式もある。



3. 5. 4 リング保護方式

主記憶をセグメント単位（コード部、データ部）に分割して、それらを複数の階層的なアクセス属性の単位にまとめる。

階層的アクセス属性は、図で示すようなリング構造の概念をしており、このリング間でアクセスの保護が行われる。

各リングは、リング番号を持ち、リング間のアクセスはリング番号の対比で保護の度合いが制御される。リング番号は特権レベルを表している。

特権レベル（リング番号）0 は、スーパーバイザのような最も重要なプログラムに割り付け、ユーザプログラムは最も特権レベルの低い番号に割り付ける。

特権レベル0 は、特権レベル1 以上のリングに自由にアクセスできる。特権レベル1 は、特権レベル2 以上にアクセスできるが、特権レベル0 のリングにはアクセスできない。

特権レベルの高いリングにアクセスする場合は、スーパーバイザ・コールなどの特殊な命令を使用する。





図 3. 5 - 5 リング保護機構

指導上の留意点

ポイント

- ① マルチプログラミングのもとでの記憶保護の必要性を理解させる。
- ② 記憶保護を実現するための代表的な仕組み、考え方をそれぞれ理解させる。

用語

記憶保護 スーパーバイザモード ユーザモード 特権命令
境界レジスタ 保護キー ブロック・キー 取り出し防止ビット リング保護

講師ノート

第2種情報処理技術者試験

- ・ 記憶保護単独で試験に出題される事はあまり無いが、多重プログラミングなどの出題の中の一部として出題される事があるのでしっかり理解しておく必要がある。
- ・ 多重プログラミングと絡めて理解させると良い。
- ・ 出題の形式としては文章中の穴埋め問題、文章群から正しいものあるいは誤っているものを選択する問題が多いので、過去の試験問題等を参考にし、学生に教えた知識を整理させると良い。