

カリキュラムシート

分類番号

A302-150-3

| 訓練分野 | 電気・電子系 | 訓練コース | Verilog-HDLによるLSI (FPGA) 開発技術 | | |
|----------------------|---|--------|-------------------------------|------|------|
| 訓練対象者 | 電子機器等の製造に従事する技能・技術者等であって、指導的・中核的な役割を担う者又はその候補者 | | | | |
| 訓練目標 | 電子機器等の高付加価値化をめざして、言語によるFPGA回路の設計例を通して、VerilogHDL記述によるハードウェアの設計手法を習得する。 | | | | |
| 教科の細目 | 内 容 | 訓練時間 | うち実習 ・まとめ | (H) | (H) |
| 1. FPGA開発の概要 | (1) FPGAの概要 (2) 開発ツールの概要 (3) 回路図入力によるFPGA開発の手法と実践 | 2.0 | | | |
| 2. VerilogHDL概要 | (1) VerilogHDL概要 (2) VerilogHDL設計方法 (3) VerilogHDL記述の概要 (4) 簡単な記述例 | 3.0 | 1.0 | | |
| 3. テストベンチ作成とシミュレーション | (1) データタイプと各種演算子 (2) テストベンチ作成方法 (3) テストベンチ作成方法とシミュレーション | 3.0 | 2.0 | | |
| 4. 機能記述と構文 | (1) 簡単な機能記述説明 (2) 入力パターン作成方法 (3) 種々の構文 | 3.0 | 2.0 | | |
| 5. サブルーチンと階層構造 | (1) サブルーチン作成方法と論理合成 (2) 階層構造の仕組み (3) 4ビットカウンタの設計実習 | 3.0 | 2.0 | | |
| 6. 総合実習 | (1) 10進アップダウンカウンタ (2) スロットマシン | 3.0 | 3.0 | | |
| 7. まとめ | (1) 実習の全体的な講評及び確認・評価 | 1.0 | 1.0 | | |
| | | 訓練時間合計 | | 18.0 | 11.0 |
| 使用器具等 | FPGA評価ボード、FPGA開発ツール、Verilogシミュレータ、論理合成ツール、その他 | | | | |
| 養成する能力 | 新たな品質の創造又は製品を生み出すことができる能力 | | | | |